(a)
Explain Flynn's Classification of Parallel Computers with suitable examples.
рдлреНрд▓рд┐рди рдХреЗ рд╕рдорд╛рдирд╛рдВрддрд░ рдХрдВрдкреНрдпреВрдЯрд░реЛрдВ рдХреЗ рд╡рд░реНрдЧреАрдХрд░рдг рдХреЛ рдЙрдкрдпреБрдХреНрдд рдЙрджрд╛рд╣рд░рдг рд╕рд╣рд┐рдд рд╕рдордЭрд╛рдЗрдПред
(b)
Compare Multiprocessors and Multicomputers in terms of architecture, memory organization and applications.
рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░, рдореЗрдореЛрд░реА рд╕рдВрдЧрдарди рдПрд╡рдВ рдЕрдиреБрдкреНрд░рдпреЛрдЧреЛрдВ рдХреЗ рдЖрдзрд╛рд░ рдкрд░ рдорд▓реНрдЯреАрдкреНрд░реЛрд╕реЗрд╕рд░ рддрдерд╛ рдорд▓реНрдЯреАрдХрдВрдкреНрдпреВрдЯрд░ рдХреА рддреБрд▓рдирд╛ рдХреАрдЬрд┐рдПред
(a)
Differentiate between RISC and CISC architectures. Why is RISC preferred in modern computing systems?
RISC рддрдерд╛ CISC рдЖрд░реНрдХрд┐рдЯреЗрдХреНрдЪрд░ рдореЗрдВ рдЕрдВрддрд░ рд╕реНрдкрд╖реНрдЯ рдХреАрдЬрд┐рдПред рдЖрдзреБрдирд┐рдХ рдХрдВрдкреНрдпреВрдЯрд┐рдВрдЧ рдкреНрд░рдгрд╛рд▓рд┐рдпреЛрдВ рдореЗрдВ RISC рдХреЛ рдкреНрд░рд╛рдердорд┐рдХрддрд╛ рдХреНрдпреЛрдВ рджреА рдЬрд╛рддреА рд╣реИ?
(b)
Explain Memory Hierarchy with neat diagram. Discuss locality of reference.
рдореЗрдореЛрд░реА рдкрджрд╛рдиреБрдХреНрд░рдо рдХреЛ рдЙрдкрдпреБрдХреНрдд рдЪрд┐рддреНрд░ рд╕рд╣рд┐рдд рд╕рдордЭрд╛рдЗрдП рддрдерд╛ рд▓реЛрдХреИрд▓рд┐рдЯреА рдСрдл рд░реЗрдлрд░реЗрдВрд╕ рдкрд░ рдЪрд░реНрдЪрд╛ рдХреАрдЬрд┐рдПред
(a)
Explain Pipeline Hazards. Discuss techniques used to minimize control and data hazards.
рдкрд╛рдЗрдкрд▓рд╛рдЗрди рд╣реИрдЬрд╝рд░реНрдб рдХреЛ рд╕рдордЭрд╛рдЗрдПред рдХрдВрдЯреНрд░реЛрд▓ рддрдерд╛ рдбреЗрдЯрд╛ рд╣реИрдЬрд╝рд░реНрдб рдХреЛ рдХрдо рдХрд░рдиреЗ рдХреА рддрдХрдиреАрдХреЛрдВ рдкрд░ рдЪрд░реНрдЪрд╛ рдХреАрдЬрд┐рдПред
(b)
Explain Tomasulo Algorithm and its role in dynamic instruction scheduling.
рдЯреЛрдорд╛рд╕реБрд▓реЛ рдПрд▓реНрдЧреЛрд░рд┐рдереНрдо рддрдерд╛ рдбрд╛рдпрдирд╛рдорд┐рдХ рдЗрдВрд╕реНрдЯреНрд░рдХреНрд╢рди рд╢реЗрдбреНрдпреВрд▓рд┐рдВрдЧ рдореЗрдВ рдЗрд╕рдХреА рднреВрдорд┐рдХрд╛ рдХреЛ рд╕рдордЭрд╛рдЗрдПред
(a)
Compare Linear Pipeline Processor and Nonlinear Pipeline Processor with suitable examples.
рд▓реАрдирд┐рдпрд░ рдкрд╛рдЗрдкрд▓рд╛рдЗрди рдкреНрд░реЛрд╕реЗрд╕рд░ рддрдерд╛ рдиреЙрди-рд▓реАрдирд┐рдпрд░ рдкрд╛рдЗрдкрд▓рд╛рдЗрди рдкреНрд░реЛрд╕реЗрд╕рд░ рдХреА рдЙрдкрдпреБрдХреНрдд рдЙрджрд╛рд╣рд░рдг рд╕рд╣рд┐рдд рддреБрд▓рдирд╛ рдХреАрдЬрд┐рдПред
(b)
Explain Scoreboarding technique used in dynamic scheduling.
рдбрд╛рдпрдирд╛рдорд┐рдХ рд╢реЗрдбреНрдпреВрд▓рд┐рдВрдЧ рдореЗрдВ рдкреНрд░рдпреБрдХреНрдд рд╕реНрдХреЛрд░рдмреЛрд░реНрдбрд┐рдВрдЧ рддрдХрдиреАрдХ рдХреЛ рд╕рдордЭрд╛рдЗрдПред
(a)
Explain Cache Coherence Problem. Compare Snoopy Protocol and Directory Based Protocol.
рдХреИрд╢ рдХреЛрд╣реЗрд░реЗрдВрд╕ рд╕рдорд╕реНрдпрд╛ рдХреЛ рд╕рдордЭрд╛рдЗрдПред рд╕реНрдиреВрдкреА рдкреНрд░реЛрдЯреЛрдХреЙрд▓ рддрдерд╛ рдбрд╛рдпрд░реЗрдХреНрдЯрд░реА рдЖрдзрд╛рд░рд┐рдд рдкреНрд░реЛрдЯреЛрдХреЙрд▓ рдХреА рддреБрд▓рдирд╛ рдХреАрдЬрд┐рдПред
(b)
Explain Virtual Channel and Deadlock Prevention techniques in multicomputer networks.
рдорд▓реНрдЯреАрдХрдВрдкреНрдпреВрдЯрд░ рдиреЗрдЯрд╡рд░реНрдХ рдореЗрдВ рд╡рд░реНрдЪреБрдЕрд▓ рдЪреИрдирд▓ рддрдерд╛ рдбреЗрдбрд▓реЙрдХ рд░реЛрдХрдерд╛рдо рддрдХрдиреАрдХреЛрдВ рдХреЛ рд╕рдордЭрд╛рдЗрдПред
(a)
Explain SIMD Organization and Vector Processing Principles with suitable examples.
SIMD рд╕рдВрдЧрдарди рддрдерд╛ рд╡реЗрдХреНрдЯрд░ рдкреНрд░реЛрд╕реЗрд╕рд┐рдВрдЧ рд╕рд┐рджреНрдзрд╛рдВрддреЛрдВ рдХреЛ рдЙрдкрдпреБрдХреНрдд рдЙрджрд╛рд╣рд░рдг рд╕рд╣рд┐рдд рд╕рдордЭрд╛рдЗрдПред
(b)
Compare Shared Memory Model and Distributed Memory Model.
рд╢реЗрдпрд░рдб рдореЗрдореЛрд░реА рдореЙрдбрд▓ рддрдерд╛ рдбрд┐рд╕реНрдЯреНрд░реАрдмреНрдпреВрдЯреЗрдб рдореЗрдореЛрд░реА рдореЙрдбрд▓ рдХреА рддреБрд▓рдирд╛ рдХреАрдЬрд┐рдПред
(a)
A 5-stage pipeline has stage delays of 2ns, 3ns, 4ns, 3ns and 2ns respectively. Calculate the speedup achieved for 100 instructions.
рдПрдХ 5-рд╕реНрдЯреЗрдЬ рдкрд╛рдЗрдкрд▓рд╛рдЗрди рдХреЗ рд╕реНрдЯреЗрдЬ рд╡рд┐рд▓рдВрдм рдХреНрд░рдорд╢рдГ 2ns, 3ns, 4ns, 3ns рддрдерд╛ 2ns рд╣реИрдВред 100 рдирд┐рд░реНрджреЗрд╢реЛрдВ рдХреЗ рд▓рд┐рдП рдкреНрд░рд╛рдкреНрдд рд╕реНрдкреАрдбрдЕрдк рдХреА рдЧрдгрдирд╛ рдХреАрдЬрд┐рдПред
(b)
A memory system has a 90% cache hit ratio. Cache access time is 5ns and main memory access time is 100ns. Calculate Effective Access Time.
рдПрдХ рдореЗрдореЛрд░реА рдкреНрд░рдгрд╛рд▓реА рдореЗрдВ 90% рдХреИрд╢ рд╣рд┐рдЯ рдЕрдиреБрдкрд╛рдд рд╣реИред рдХреИрд╢ рдПрдХреНрд╕реЗрд╕ рд╕рдордп 5ns рддрдерд╛ рдореБрдЦреНрдп рдореЗрдореЛрд░реА рдПрдХреНрд╕реЗрд╕ рд╕рдордп 100ns рд╣реИред рдкреНрд░рднрд╛рд╡реА рдПрдХреНрд╕реЗрд╕ рд╕рдордп рдХреА рдЧрдгрдирд╛ рдХреАрдЬрд┐рдПред
***** End of Model Question Paper тАУ Set A *****
Practice time management while solving these papers
Focus on frequently asked questions and important topics
Solve all three sets to cover maximum question patterns
Download Advanced Computer Architecture Notes in Hindi - CS603 (A) previous year question papers for Computer Science Engineering Tutorials in Hindi 6th Semester Notes in Hindi. These RGPV question papers help you understand the exam pattern, important topics, and question distribution.